兩種形式：源端的串行匹配（如下圖的PCB所示），用于消滅二次反射，以及終端的并行匹配，用于消滅一次反射。不是每種匹配方式都適用于任何場(chǎng)合，例如， 50ohm 并行匹配一般不用于 LVTTL/LVCMOS 等電平邏輯，因?yàn)殡娮枭舷牡墓拇蟮秒y以接受；除了匹配之外，還有另外一種改善過(guò)沖的行之有效的方法，那就是令驅(qū)動(dòng)端的信號(hào)沿變緩，使得原先的高速信號(hào)變得不那么“高速”。使信號(hào)沿變緩的常用的手法，就是降低驅(qū)動(dòng)器的驅(qū)動(dòng)電流。這種手法在FPGA/CPLD設(shè)計(jì)中尤為常用。

3，振鈴：過(guò)沖往往伴隨有振鈴，或者說(shuō)，過(guò)沖是振鈴的一部分。振鈴產(chǎn)生的第 一次峰值電壓，就是過(guò)沖。之所以要將二者區(qū)分來(lái)講，是因?yàn)檎疋彽奈：Τ诉^(guò)沖外，還有其產(chǎn)生的電壓波動(dòng)可能多次跨越邏輯電平的閾值電壓，使得接收端產(chǎn)生誤判，對(duì)于CMOS器件來(lái)說(shuō)，振鈴過(guò)程中還可能使得上、下MOS管同時(shí)導(dǎo)通的時(shí)間延長(zhǎng)，急劇地增加功耗，影響器件壽命。既然振鈴和過(guò)沖的產(chǎn)生機(jī)理一致，對(duì)它的處理方式也就和處理過(guò)沖無(wú)異，這里僅作簡(jiǎn)要的理論闡述。