繼電保護測試儀在控制器中的應用
可以或許操縱文本編輯器完成 HDL 說話的輸出 ,  具時 . 也可以或許把持響應的工具以圖形方式完成輸出,但必須能夠?qū)С鰧?VHDL 或 Verilog HDL 花式。連年來出現(xiàn)的圖形化 HDL 假想對象,可以或許接收繼電保護測試儀廣泛應用于線路保護邏輯結(jié)構(gòu)圖、狀態(tài)轉(zhuǎn)換圖、數(shù)據(jù)流圖、控制流程圖及真值表等輸入方式,并通過配置的翻譯器將這些圖形格式轉(zhuǎn)化為 HDL 文本 , 如 Mentor Graphic 公司的Renoir,Xilinx介質(zhì)損耗測試的 Foundat Seri 都帶有將狀態(tài)介質(zhì)損耗測試儀轉(zhuǎn)換圖翻譯成 HDL全自動介質(zhì)損耗測文本的假想對象。這方面,Summit 公司 ( 現(xiàn)在已經(jīng)合并為 Innoveda 圖形化界面和睦程度較高 ,繼電保護且可以或許導出響繼電保護應的 HDL花式。
此級仿真是對設計的語法和基礎功能履行考證繼電保護測試儀采用整機開關電源技術 ( 不含時序信息 ) ; **處是針對特定的 FPGA廠家技巧的仿真,    從圖 3 中可以看到有三處可以由 Modelsim 絕緣油履行仿真:絕緣油介電強度測試儀**處是存放器傳輸級 ( 介電強度測試儀RTL 仿真 . 此級仿真是闡發(fā)后、實現(xiàn)前而進行的功能級仿真,功能級仿真?zhèn)€體驗證闡發(fā)后是否可以得到假想者所需要的正確功效 ; 第三處仿真是門級仿真 , 此級仿真是針對門級時序進行的仿真,門級仿真浮現(xiàn)出由于布局布線而產(chǎn)生的實際延時。

應該建立一個測試臺。此測試臺可以在全部 FPGA 流程中履行仿真考證 (RTL級、功能級、時序門級 ) 測試臺不但供給測試鼓動勉勵與接收響應消息 ,    RTL 仿真階段.繼電保護測試儀而且可以或許測試 HDL 仿真流程中的關鍵功效(如運算部件輸出值的正確性

假定在軌范頂用 malloc 請求了存儲空間 buf 仿真器"restart"時需要釋放，  用的函數(shù)。這一部???主要是為了監(jiān)禁內(nèi)存或者保存面前狀態(tài)等。以restart為例。就可以或許用以下的函數(shù)調(diào)用來注冊 :

bufmti_A ddRestartCB free.

當仿真器運行命令 restart 時就會調(diào)用 free buf   注冊后。

    其它一些函數(shù)可以或許參照modelsim用戶手冊這里不再臚陳。

給出在某些信號發(fā)生某些變動時 (繼電保護 如時鐘上升沿等 )履行的函數(shù)。比方，e.無線核相儀設置癡鈍表。輸入旌旗燈號 in1 發(fā)生變動時，要執(zhí)行函數(shù) in1_chang in1_chang為用戶定義好的函數(shù) )可以或許這樣界說 :

process proc

in1proc=mti_CreateProcess "P_in1change"._

chang&ip

ip.in1,mti_Sensit proc.MTI_EVENT

先創(chuàng)建進程，   繼電保護測試儀可產(chǎn)生每周2000點正弦波也就是說。爾后繼電保護設置癡鈍表。當滿足癡鈍表的條件時，仿真器就會執(zhí)行該進程。mti_CreateProcess 函數(shù)的定義為:

name將要在仿真器窗口中顯示的稱號； func 要執(zhí)行的函數(shù)；前面的 param 要傳給func 參數(shù)。 mti_Sensit 定義為mtiProcessldT mti_CreateProcess char*name,mtiVoidFuncPtrTfunc,void * Param 個中。:

mtiSignalIdT sig,void mti_SensitmtiProcessIdTproc.mtiProcessTriggerT when

proc為調(diào)用 mti_CreateProcess 返回值； sig為信號名，    個中。即 VHDL文件的輸入輸出信號對應于 C 法式的變量； when 可以或許取MTI_EVENT 或 MTI_A CTIVE兩種值。

4.3C法式的編譯

采納的編譯器是 MicrosoftVisu C++并用如下的命令履行編譯    對 Window 平臺。:

cl-c-I <install_dir> app.c

電子仿真系統(tǒng)MultiSIM元件庫中也找不到光敏電阻。比如圖一的實際節(jié)能燈電路，異常地。要求天黑從此任務，白天不工作。這時在實際電路中就必要接上光敏電阻，光敏電阻接收到光照時，繼電保護測試儀阻值降低，繼電保護如 MG45-13 型光敏電阻亮阻≤ 5KΩ；相同，光敏電阻在暗地中時，阻值升高，如 MG45-13 型光敏電阻暗阻≥ 5MΩ。既然曉得了光敏電阻這一特性，回路電阻測試儀就可以或許用兩個電阻來分別代替它履行電路虛擬仿真。圖 1 繼電保護運放第 9腳接一個5.1M Ω電阻到地，表示白晝，接在此處的光敏電阻對原電路仿真沒有任何影響，回路電阻即開關J1閉合一下隨即打開，白顏色領導燈會亮一段時間，爾后自動燃燒；將接在此處的電阻換成 5.1K Ω ，表示白日，則開關J1閉合后白顏色領導燈一向不會亮。

有許多傳感器或新器件，    以上所列例子都說明了操縱電子仿真系統(tǒng)MultiSIM履行虛擬仿真時。只要曉得了電特性或在電路中的感化，完全可以或許敏捷采用變通的方法庖代履行仿真，底本體系就是履行虛擬實行的并不一定非要用其實元件不行，這樣可以或許大大地拓寬電子仿真系統(tǒng)MultiSIM操縱規(guī)模。再說用體系仿真時不存在粉碎和燒毀元件、儀器的成績，只要假想好了電路都可以或許試一試，仿真勝利了就可以或許履行實際電路的組裝和調(diào)試，不行功再改削電路重新仿真。

仿真器對頂層的 HDL 文件履行仿真，   仿真時。并根據(jù)各VHDL 文件的情況鏈接庫聲名來調(diào)用、執(zhí)行響應的情況鏈接庫。

4.2情況鏈接庫的軌范布局

可根據(jù)VHDL 文件的申明，    操縱 modelsim仿真時。挪用 DLL 文件 ( 如 sim.dllVHDL 文件中已經(jīng)給出了調(diào)用文件 ( sim.dll 和初始化函數(shù)名 ( 如sim_init modelsim 遵照這些消息，挪用sim.dll 中的 sim_init 函數(shù)，完成初始化工作。初始化包括:

①初始化全局變量；

②設置VHDL 輸入輸出信號與 c 軌范變量的對應聯(lián)系；

③設置輸出旌旗燈號的一些初始狀態(tài) ( mti_ScheduleDriv

④設置在仿真正視新仿真 ( restart 和仿真器退出仿真 ( quit等情況下執(zhí)行的一些函數(shù)( mti_A ddRestartCB 和 mti_A ddQuitCB 等 )如監(jiān)禁情況要求內(nèi)存等；

給出在某些信號發(fā)生變更 ( 如時鐘上升沿等 ) 時執(zhí)行的函數(shù)。⑤設置癡鈍表。

⑥其它

就必要對硬件邏輯履行須要篡改，  既然插手了兩個寄存器和avalon旌旗燈號。大致歷程是當 chipselect 和 write 有效時，將 write_data 賦給 address對應的存放器；當chipselect 和 write 有效時，將 address 對應存放器的值賦給read_data別的，遵照這兩個寄存器的內(nèi)容信息決定數(shù)碼管輸出信號 oSEG0代碼不貼出來了具體見工程縮短包。

 <3> 設備驅(qū)動法式

總線仲裁器”也可看作一種硬件控制器，   實在。只不過它管的不是詳細的硬件，而是擔負數(shù)據(jù)的傳輸。那么它也有自己的設備驅(qū)動，封裝了總線操縱的細節(jié)。既然總線是現(xiàn)成的承襲“拿來主義 ” 準則，甭管它怎么完成的會用就行。

數(shù)碼管設備驅(qū)動要把數(shù)據(jù) “ 5 和 “ 顯現(xiàn)”命令傳給數(shù)碼管控制器，假想兩個函數(shù)，由于數(shù)據(jù)和命令的傳遞必須經(jīng)過總線，那么需調(diào)用總線驅(qū)動函數(shù) IOWR基地址,    比方。偏移量 , 數(shù)據(jù) ) 別的，讀取存放器用到 IORD 基地址 , 偏移量)這兩個函數(shù)在 <io.h> 里。

seg7所在規(guī)模是 "0x00010800" "0x00010807" 占 8個地址，  注重。 nio體系的所在按字節(jié)分配，也就是說，每個字節(jié)占用一 個地址，數(shù)碼管控制器中定義了兩個寄存器，avalon 總線規(guī)定每個存放器占 32位（實際上是不是 32 位它就不管了反正按*大 32 位分配）這樣兩個寄 存器共占去 8個字節(jié)，造作須要 8個地址。

假想驗證包含功能與繼電保護時序仿真和電路驗證。繼電保護測試儀仿真是指使繼電保護用假想體系包對已實現(xiàn)的假想履行完整測試,  從廣義上講 . 仿照實際物理環(huán)境下的使命環(huán)境。前仿真是指僅對邏輯功能履行測試模仿 ,以了解其實現(xiàn)的功效是否滿足原設計的請求 ,仿真過程沒有加入時序信息 , 不涉及具體器件的硬件特征 , 如延時特性 ; 而在布局布線后, 提取無關的器件提早、連線延時等時序參數(shù), 并在此底子上進行的仿真稱為后仿真 ,湊近其實器件運轉(zhuǎn)的仿真。

2.4假想完成

決定邏輯的*佳結(jié)構(gòu),   實現(xiàn)可了解為把持實現(xiàn)工具把邏輯映射到目標器件布局的本錢中 .決定邏輯與輸入輸出功能塊連接的布線通道履行連線 , 并產(chǎn)生呼應文件 (如配置文件與相關報告 ) 凡可分為如下五個步驟:

    1 轉(zhuǎn)換:將多個假想文件履行轉(zhuǎn)換并合并到一個假想庫文件中。

即把邏輯假想朋分到構(gòu)成可編程邏輯陣列內(nèi)的可配置邏輯塊與輸入輸出塊及其它本錢中的歷程。   2 映照 : 將網(wǎng)表中邏輯門照射成物理元素 .

并把它調(diào)配到 FPGA 外部的物理地位 ,    3 布局與布線:結(jié)構(gòu)是指從照射寄存界說的邏輯和輸入輸出塊 . 凡基于某種進步前輩的算法 , 如*小分割、仿照退火和一般的受力方向張弛等來完成;布線是指把持自動布繼電保護線體系操縱布線本錢決定道路試著完成所有的邏輯毗連。因*新的假想實現(xiàn)對象是時序驅(qū)動的,即在器件的布局布線時期對全數(shù)信號通道執(zhí)行時序分析 , 因此可以或許操縱束厄局促條件獨霸布線系統(tǒng),繼電保護完成假想劃定的性能請求。繼電保護測試儀布局布線過程中,可同時提取時序動靜形成陳述。
繼電保護測試儀綜合運用！ www.shrixing88.com.cn