邏輯分析儀提供商已經(jīng)能讓這些設(shè)備的速度和功能與工業(yè)需求同步，但在很多情況下，從邏輯分析儀到目標(biāo)系統(tǒng)的物理連接(如探頭)可能成為性能瓶頸。
若邏輯分析儀所收到的信號(hào)被衰減，那么邏輯分析儀強(qiáng)大的觸發(fā)和分析工具也變得沒(méi)有任何意義。本文討論的問(wèn)題也是工程師成功連接邏輯分析儀探頭所必須了解的基本問(wèn)題。
幾十年來(lái)，工程師一直依賴(lài)邏輯分析儀，把它們作為主要的系統(tǒng)驗(yàn)證工具。隨著科學(xué)技術(shù)的發(fā)展，工程師所設(shè)計(jì)的數(shù)字系統(tǒng)的運(yùn)行速度不斷加快、指令更加復(fù)雜，從而也要求更為復(fù)雜的分析工具。
探頭的外形因子
在使用邏輯分析儀時(shí)，設(shè)計(jì)工程師應(yīng)首先考慮到探頭的外形因子的類(lèi)型。探頭的連接可分為兩類(lèi)：一類(lèi)是“已設(shè)計(jì)好(designed-in)”的連接，另一類(lèi)是“事后設(shè)計(jì)的(after-the-fact)”的連接。
designed-in型邏輯分析儀探頭的測(cè)試點(diǎn)已被集成到*初設(shè)計(jì)中，基于連接器的探頭或無(wú)連接器探頭就是采用這種方式。在這種情況下，設(shè)計(jì)工程師在PCB上設(shè)計(jì)合適的焊盤(pán)，并將待信號(hào)連到這些焊盤(pán)上，這樣邏輯分析儀探頭就與待測(cè)點(diǎn)有較好互連。
在基于連接器的探頭中包含了相互契入的連接器，而無(wú)連接器探頭則具有連接PCB上焊盤(pán)的壓縮互連(compression interconnect)。
after-the-fact型探頭應(yīng)用于可測(cè)試性能沒(méi)有集成到設(shè)計(jì)中的系統(tǒng)，該系統(tǒng)通過(guò)一個(gè)包括一系列連接組件(焊接頭、接線夾等)的單個(gè)探頭尖(probe tip)來(lái)與待測(cè)系統(tǒng)連接。*常見(jiàn)的after-the-fact探頭一般利用如圖1b所示的“flying-lead(飛線)”探頭。
探頭的電氣負(fù)載
任何探頭的目標(biāo)都是給僅給系統(tǒng)帶來(lái)*小的電氣負(fù)載。如果探頭對(duì)系統(tǒng)性能帶來(lái)太多影響，探頭就無(wú)法幫助設(shè)計(jì)工程師驗(yàn)證系統(tǒng)，因?yàn)橄到y(tǒng)故展可能完全是由于探頭而引起的。
負(fù)載具有產(chǎn)生兩個(gè)主要影響：首先，它降低目標(biāo)PCB上的信號(hào)質(zhì)量,導(dǎo)致系統(tǒng)發(fā)生失效。其次，它會(huì)降低進(jìn)入邏輯分析儀中被測(cè)波形的信號(hào)質(zhì)量──這會(huì)在評(píng)估時(shí)產(chǎn)生消極錯(cuò)誤。為了避免這些問(wèn)題，設(shè)計(jì)工程師必須了解探頭的結(jié)構(gòu)。
探頭的阻抗通常很高。探頭針(probe tip)電路由一個(gè)20kΩ的電阻構(gòu)成。低頻下，探頭阻抗等于該電阻的阻值。隨著頻率的提高，探頭內(nèi)的寄生電容開(kāi)始降低其阻抗。阻抗根據(jù)標(biāo)準(zhǔn)RC響應(yīng)而變化，這也是目標(biāo)系統(tǒng)所關(guān)注的，因?yàn)楫?dāng)探頭阻抗接近系統(tǒng)阻抗時(shí)，由探頭形成的分壓器的作用就不能被忽視了。低阻抗將吸收大部分信號(hào)并導(dǎo)致系統(tǒng)發(fā)生故障。
探頭的電容大小主要由互相連接的結(jié)構(gòu)決定。例如，若目標(biāo)信號(hào)和探頭頭的電阻之間有一個(gè)非常大的連接器，則這個(gè)連接器會(huì)給探頭負(fù)載增加一個(gè)大容量的電容。相反，采用小連接器則將減小探頭電容。
針對(duì)更輕電氣負(fù)載應(yīng)用的*新探頭是“無(wú)連接器”探頭。在無(wú)連接器探頭中，測(cè)試焊盤(pán)被置于目標(biāo)系統(tǒng)上。邏輯分析器探頭具有連接目標(biāo)系統(tǒng)的壓縮互連特性。通過(guò)從電氣通道中去除物理連接器，其通道上的電容非常低(見(jiàn)表)。圖2顯示了多種探頭外形因子的等效集總電容，以及這些探頭對(duì)上升時(shí)間為150ps的系統(tǒng)的影響。
探頭上的信號(hào)質(zhì)量
正如前面提到的，探頭尖上的信號(hào)質(zhì)量非常重要，因?yàn)樗赡軐?dǎo)致邏輯分析儀出現(xiàn)錯(cuò)誤結(jié)果。這也是讓驗(yàn)證團(tuán)隊(duì)屢屢碰壁的一個(gè)原因，因?yàn)樗麄儼l(fā)現(xiàn)他們花了很多時(shí)間去調(diào)試的問(wèn)題事實(shí)上不存在。為避免出現(xiàn)這種情況，必須考慮到探頭尖上的信號(hào)質(zhì)量。
除了減少探頭的容性負(fù)載外，另外一個(gè)重要因素就是探頭的位置。在對(duì)有多種終端匹配的電路進(jìn)行探測(cè)時(shí)，這一點(diǎn)顯得更為重要。對(duì)于某些終端匹配，接收器所觀察到的信號(hào)質(zhì)量已足夠好，但該走線上其它任何點(diǎn)上的信號(hào)就可能差到不可接受了。
為解釋這一點(diǎn)，我們假定有一個(gè)帶串聯(lián)終端匹配的傳輸線。串聯(lián)終端匹配的原理是感應(yīng)波形在一瞬間在終端電阻和傳輸線特征阻抗之間進(jìn)行分配。幅值為一半的波形沿線傳輸?shù)浇邮掌?。?dāng)它到達(dá)接收器時(shí)，它已經(jīng)過(guò)100%的正反射，使該信號(hào)幅值增加1倍，這樣就回復(fù)到原波形的幅值。反射波以相反的方向傳輸，直到它被源端的終端電阻吸收，結(jié)束瞬時(shí)響應(yīng)。
盡管這樣的終端匹配使接收器上的波形非常好，但波形在走線上的每一點(diǎn)都呈階梯形。階梯波形并不適于邏輯分析儀，因?yàn)樵诖似陂g，該波形的幅值只有一半。邏輯分析儀不能分辨出它是邏輯“1”還是邏輯“0”。圖3顯示了這種情況下的波形。請(qǐng)注意，接收器端的這種波形有較高的信號(hào)質(zhì)量，而探頭尖上被測(cè)到的波形質(zhì)量則很是不可接受的。隨著信號(hào)速度上升，探頭尖上的信號(hào)質(zhì)量對(duì)成功測(cè)量越來(lái)越重要。